BTC.com手机客户端

摩尔定律的现状:很复杂

He1l_Q 发布在 比特币 0 11022

译者前言:此文虽然和比特币或者说加密货币没有直接的联系,但摩尔定律和芯片制造业对于挖矿业却有着极大的影响。在28nm矿机不断涌现的今天,他们真的就能轻松打败40nm甚至55nm的矿机厂商吗?摩尔定律不再有效之后的挖矿业要怎么办?让我们拭目以待。

 

制程节点名,这个芯片行业的里程表,已经不再代表它们原来的意思11SemiconRoadMap-1382622823880

在去年12月份的一个寒冷的夜晚,一群梦想着明日的晶体管的物理学家和工程师在旧金山相会,以思索遥远的未来。当前最先进的开关,也就是被称做FinFET(译者注:鳍式场效晶体管)的三维晶体管,是否带着芯片们一起走到那个遥远的,可能永远也不能达到的晶体管只由极少数原子构成的“尽头”?或者说是不是我们需要一项新的技术以期达到那个地方。

这可能听起来像是科技界版本的关于“一个大头针的针头上能有多少个天使跳舞”的争论,但这事实上对真实世界有着极其重大的意义。2012年,半导体行业获得了3000亿美元的收入。在符合戈登·摩尔(Gordon Moore)的晶体管密度稳步翻倍(这些年是18到24个月一次)的预言几十年之后,行业现在正在提供使用(芯片厂商叫做)20纳米以内或者22纳米以内的制造工艺的晶体管的集成电路。通过这个工艺制造的一块集成电路,比如说一块微处理器或者一片动态RAM(DRAM)芯片,可能包括了几十亿个晶体管。

然而,在时代的尖端,这个业务遇到了麻烦。每一代的超密集芯片,都需要一个新的具有令人难以置信的工业和技术复杂性的制造工艺。争斗已经变得如此激烈,以至于研究人员在描述他们的制程研究进展的时候会一时语塞。

举个例子,在12月份的会议上,FinFET器件的共同发明人胡正明(Chenming Hu),以描绘不远的未来为开场。他说,我们马上就要开始看到14纳米和16纳米芯片出来了(第一片,预计是来自英特尔,预计是在明年早期投产)。随后他以掩盖了惊人含义的随意口气补充了一个警告:“16纳米或者14纳米意味着什么,没人知道更多了。”

这事实上成了一个在行业专家中相当常见的不愿谈论的话题。把芯片世代和制程相关联的做法,“已经在极大地程度上被市场营销人员所劫持,”一名芯片设计专家告诉我。“这是故弄玄虚,”加州圣克拉拉VLSI Research的分析师Dan Hutcheson说。他说那是被用来掩盖芯片公司之间日益扩大的技术差距的事实

胡正明谈论的那个纳米数值叫做节点,它们还有个更好听的名字:摩尔定律上的路程里数标志。每个节点标志着一个新世代的芯片制造科技。并且多少年来节点名字的进步反映了逻辑芯片和记忆芯片的稳步提升:数字越小,晶体管也就越小,并且它们也就更贴近的打包在一起,生产出更密集也因此而更低每晶体管成本的芯片。

但节点名和芯片尺寸之间的关系就远远没有那么直观了。时至今日,一个特定的节点名并不能像曾经那样反映任何特定芯片的大小。并且在去年,由于芯片晶圆厂准备推出为智能手机制造商以及其他客户定制的14纳米或者16纳米芯片,对于节点名的使用变得更加让人迷惑,它们并不比之前的20纳米世代的晶体管更加密集。那可能只是个临时的小问题,一次在芯片密度提升上的只会出现一次的暂停。但它象征着这块领域的令人困惑的状态。

在反映了整个节点名稳步演进的时候,摩尔定律可能看起来容易且不可阻挡。但今日在制造和设计上的严重问题正在强迫人们做出有时发人深省的妥协。并且有的分析家表示,不论下一代芯片叫什么,从老一代制程转移到新一代将不再如往常那样在成本和性能上提供相近的回报。

“你说的14纳米是指什么意思?”当我在7月份的一次行业会议上向An Steegen问到那个问题的时候,她会心的苦笑着。“啊…名字包含了什么?”在比利时研究中心的Imec负责工艺技术开发的高级副总裁Steegen问说。“实际上,不再有那么多的意义了。”

这是个在开发过程中持续了近20年的状态。曾经,节点名会告诉你关于芯片背后的技术的计划一切你所需要知道的。如果把由一群不同公司使用0.35微米制程制造的微处理器放到显微镜下,你会发现他们的产品全部都异常的相似。

名字包含了什么?关键芯片尺寸,比如晶体管“门”的长度[黄色]以及金属半节距[橙色](指芯片的密集的第一金属层上内部互联线间距离的一半),都有所下降但没有严格的追随节点名[红色]。这些数字是由GlobalFoundries提供,反映了公司计划加速在2014年就引入14纳米的芯片,这比之前几个世代的间隔短了整整一年。

名字包含了什么?关键芯片尺寸,比如晶体管“门”的长度[黄色]以及金属半节距[橙色](指芯片的密集的第一金属层上内部互联线间距离的一半),都有所下降但没有严格的追随节点名[红色]。这些数字是由GlobalFoundries提供,反映了公司计划加速在2014年就引入14纳米的芯片,这比之前几个世代的间隔短了整整一年。

 

在20世纪90年代中,当时这样的芯片还是最先进的产品的时候,0.35微米是可以在芯片上进行蚀刻的最优技术的一个准确量度。这决定了比如说晶体管“门(负责设备开与关)”的长度。因为“门”的长度与开关速度直接相关,从老一代芯片转换成0.35微米处理器对于性能的提升,你可以很明显的感觉出来。“0.35微米节点”这个术语事实上来讲是有意义的。

但是,差不多也就是在那个时间,性能和节点名之间的联系开始破裂。为了追求更好的时钟频率,芯片制造商扩展了他们的工具套件。他们继续使用光刻技术来在芯片上画出电路组件和连接线,就如他们一直所做的那样。但他们同时还开始蚀刻掉晶体管门的末端以使得元件更短,也因此而更快。

过了一段时间,“没有一条设计规则,人们可以指着说,‘那个决定了节点名,’”Mark Bohr说,他是一名英特尔的高级研究员。公司的在2001年推出的0.13微米芯片的晶体管门实际上只有70纳米长。然而,因为0.13是路线图中的下一站,所以英特尔把它们叫做0.13微米芯片。因为想要一个更好的系统,业界多多少少的固执于历史上的节点命名传统。尽管对晶体管的度量的趋势正在改变,制造商们继续把元件越来越紧密的打包在一起,赋予每一个芯片世代一个差不多是上一代的70%的数值。(一次在水平和垂直方向的大约30%的同时减少,等于一个晶体管占据的空间将下降50%,并因此使得芯片上的晶体管密度具有翻倍的潜力。)

随着晶体管变得愈发复杂,命名的趋势仍然继续着。在几年的激进的对“门”的切边之后,简单的晶体管缩放在21世纪初遇到了瓶颈:把晶体管做到更小不再意味着它将变得更快或者更节能。所以英特尔在其他人的追随下,引入了新的科技以提升晶体管性能。他们从应变工程开始,在硅中加入杂质以改变晶体结构,这可以提升速度而不需要改变晶体管的物理尺寸。他们加入了新的绝缘和门的材料。并且在两年前,他们重新调整了晶体管的结构,创造了更高效的鳍式场效晶体管FinFET,FinFET的芯片基板平面之上有一条运载电流的通道。

通过所有的这些,节点名数字继续减小,并且晶体管密度也一代一代的继续翻倍。但名称以及不在和任何特定芯片尺寸像匹配。“最小尺寸已经正在变得更小,”Bohr说。“但我是第一个承认我没办法指出在32纳米、22纳米还是14纳米里面,哪个的尺寸最小。有的尺寸比节点名所表述的要小,而有的又要大。”

向FinFET的转变使得这一情况更加复杂。Bohr指出,以英特尔22纳米芯片为例,这是当前最先进的技术,它的FinFET晶体管的“门”有35纳米长,单鳍只有8纳米宽。

当然,那是来自芯片制造商的观点。对于国际半导体技术发展路线图组织的主席Paolo Gargini而言,他说节点现在是并且一直以来都是由芯片背部的第一金属层上的导线间的间距所定义的,这在DRAM芯片上有着良好的体现,其次是闪存芯片,但不包括逻辑芯片。

两种晶体管:芯片制造商正在从传统的平面晶体管[左图]向突出平面的那种[右图]转移。英特尔在2011年引入了这些3D晶体管,并且它们在今日被广泛使用。全球领先的晶圆厂比如说GlobalFoundries、三星、以及台湾半导体制造有限公司,正在加速20纳米的平面晶体管的生产。他们将在下一代的时候转向3D技术。

两种晶体管:芯片制造商正在从传统的平面晶体管[左图]向突出平面的那种[右图]转移。英特尔在2011年引入了这些3D晶体管,并且它们在今日被广泛使用。全球领先的晶圆厂比如说GlobalFoundries、三星、以及台湾半导体制造有限公司,正在加速20纳米的平面晶体管的生产。他们将在下一代的时候转向3D技术。

无视定义,节点名的数字还在继续的下降。和它们一起发生的,是晶体管门之间的距*离和芯片背面的最接近的铜导线之间的距离的缩减。这两大特征一起决定了芯片的密度能到多少,并以此决定了你在一块晶圆上能多生产出多少东西,以压低成本。

但是固有在打印更加精细的特征尺寸的困难,已经付出了它的代价。“当我们进入差不多28纳米的时候,我们实际上是在推动光蚀刻工具达到极限,” Subramani Kengeri说,它是排在台湾半导体制造有限公司之后的世界第二大芯片制造晶圆厂GlobalFoundries的先进技术架构副主席。

为了因对此事,Kengeri和他的同事不得不采用一种叫做双重图形曝光的光蚀刻技术。它通过把单步的曝光分成两步走(依赖于两步之间的轻微位移)以使得技术人员可以画出更小的特征尺寸。

英特尔在构建它的22纳米芯片的时候用了这项技术,但在制造最密集的金属层的时候还是坚持使用单次图形曝光。推动这项技术到它的极限,公司制作的导线的间距为80nm,这包括了一条导线的宽度以及到旁边那条导线的距离。通过采用双重图形曝光技术,GlobalFoundries和其他厂商可以在他们的20纳米芯片上把间距降到大概64纳米。但那一举动需要付出巨大的代价:双重图形曝光芯片制造需要花费更多的时间,这也就导致成本上升了许多。

把这项技术从20纳米节点带入14纳米节点,意味着芯片制造商将不得不在芯片的更多层上采用双重图形曝光技术。所以去年,Kengeri和他的同事宣布了芯片行业的第一次:他们将停止对工艺的收缩。GlobalFoundries的预计2014年开始投产的14纳米生产线,可能是这家晶圆厂的第一条FinFET晶体管生产线。但公司将使用和它家20nm芯片一样的导线密度来制造新的芯片。“第一代FinFET基本上都在使用上一代的技术,并把FinFET插入到框架里面,”Kengeri说。“它实际上是个20纳米的FinFET,在某个角度来看的话。”然而,公司把这些芯片叫做14纳米芯片的原因是,相较于20纳米芯片,它们在性能和能量效率方面差不多是提供了一个世代的改进。

Kengeri希望通过在缩减芯片尺寸这方面暂停一个世代,并把精力集中在引入3D晶体管上面,GlobalFoundries将会要赶上已经在发货采用3D元件的22纳米芯片的英特尔。GlobalFoundries的14纳米芯片并不比之前一代的密度更高,并因此成本也就差不多,但他们仍然是个巨大的提升,Kengeri说。“我们的重点-并且客户也认可-在于他们能够看到那个的价值,他们不在乎那项技术叫做什么或者里面有些什么。”

“这的确是个有争议的举动,” William Arnold说,他是世界上最大的的半导体生产设备的制造商ASML的首席科学家,“晶圆厂的客户们,这群制造手机组件的人,对于不能随着性能的提升得到尺寸的缩减感到非常怀疑。他们直言不讳的说他们对此表示不高兴。”

除了晶圆厂最新的动作,芯片仍然在从一个节点到下一个节点的时候密度差不多翻倍Andrew Kahng如是说,他是一名在加州大学圣迭戈分校的教授,同时还是一名高性能芯片设计的专家。但对于Kahng来讲,节点名称的稳步前进掩盖了更加深层次的问题。他说,在“可用密度(你可以在一张芯片上多么紧密的打包电路和导线)”和“可实现密度(你可以在一个有竞争力的商业化产品里面实际放些什么)”之间只有区别的。

在一块最先进的芯片上的极高的密度和功耗水平,迫使设计者们通过1.加入纠错电路、冗余、读写提升电路以预防静态RAM单元失效,2.加入电路以追踪和适应性能的变化,3.加入复杂的内存层次结构来应对多核架构,来进行补偿。Kahng说,问题在于“所有的这些额外的电路都需要占据空间。”他的小组已经持续探索公司产品规格并解构芯片的图像好几年了,并且他们已经达成了一个让人不安的结论:当你把这些电路也考虑进去的时候,芯片的世代更新,而密度将不再翻倍。事实上,Kahng的分析表明,在过去三个世代的密度上的上升乘数,也就是从2007年开始,已经更接近1.6而不是2了。较小的密度收益意味着更高成本的芯片,并且这对性能也有影响,因为信号也必须被输送更远的距离了。Kahng说,短缺(译注:乘数的短缺,性能的短缺,面积缩小的短缺)的一致性,以及足够说明它可以被认为是它自身的定律了。

这些损失还是有可能找回来的。Kahng说,截至目前,芯片行业优先做的是跟上摩尔定律的脚步,确保制造商能在每18到24个月就制造名发布使用新制程的新款产品家族。这意味着没多少时间探索一系列的可以用来降低功耗或者提高性能的设计技巧。“当你处在那样的计划表上的时候,你没时间去优化产品,”他说。随着简简单单缩减尺寸的价值逐渐下滑,他说,芯片制造商应当会在之后重新审视他们的设计并且发现那些他们可能曾经错过的或者砍掉的改善芯片的手段。

什么时候制程的缩小会停止?现在的依赖于193纳米激光的图案形成技术,愈发成为一项更高成本的挑战,并且它的自然而然的继承者,更短波长的超紫外线光蚀刻技术,已经被延期很久了

Kahng说芯片制造商可能面临的一个更加紧迫的麻烦是几年之内的接线工艺,因为他们尝试着去吧芯片密度推进到10纳米世代以下。每条铜导线都需要一个包含了阻隔材料的保护套,以防止金属渗透到周围的材料中,同时阻止它和相邻的导线相接触。为达到效果,保护套必须足够的厚。这个厚度就限制了导线间隔的下限,并迫使铜导线变得更细,这极大的提高了电阻和延迟,并且使得性能大大下降。尽管研究人员正在探索替代材料, Kahng说,但现在还不知道它们是否及时准备好以跟上摩尔定律稳健的步伐。

很多在这个行业的人,他们见识过了一个又一个的搅局者的出现而后又被新的发展所打败,并不愿意给摩尔定律定下一个死亡日期。“每一个世代,都会有人说我们即将看到制程缩小的结束,” ASML的Arnold说,并且在“每一个世代,都会由各种各样的改进涌现出来。我还没有看到路线图的终点。”

但对于那些记录路线的人来说,那些路程里数标志已经开始变得相当模糊。

 

原文 http://spectrum.ieee.org/semiconductors/devices/the-status-of-moores-law-its-complicated

作者 Rachel Courtland

翻译 He1l_Q

本文如有帮助,请考虑捐助:15X9AMhccjqqPRkhpgraoj7fgdqymW3iSC

欢迎转载,转载时请注明作者翻译者和出处,谢谢支持!

版权声明: by nc" sa 作者保留权利。文章为作者独立观点,不代表巴比特立场。

评论:0

您需要登录后才可以回复 登录|注册